วิทยานิพนธ์ (วศ.ม.)--จุฬาลงกรณ์มหาวิทยาลัย, 2544

วิทยานิพนธ์นี้เสนอการออกแบบไมโคโปรเซสเซอร์ 8 บิต ที่ไม่ไวต่อความหน่วงชนิดปรับมาตราส่วนได้บนเอฟพีจีเอ เพื่อเป็นแนวทางเริ่มต้นสำหรับการสร้างวงจรแบบอสมวารขึ้นมาใช้งาน และตรวจสอบความถูกต้องของวงจรก่อนที่จะนำไปผลิตเป็นชิพ งานวิจัยนี้ได้เสนอแนวทางการออกแบบวงจรเชิงผสมแบบอสมวารที่ไม่ไวต่อความหน่วงชนิดปรับมาตราส่วนได้บนเอฟพีจีเอ โดยแบ่งการออกแบบออกเป็นสองส่วนคือ การออกแบบส่วนวงจรรางคู่โดยใช้แผนภาพตัดสินใจแบบทวิภาคชนิดมีการลดทอนอันดับ และการออกแบบส่วนวงจรตอบรับโดยใช้การวิเคราะห์ฟังก์ชันภายใน และค่าความหน่วงประมาณของลุคอัพเทเบิ้ลในวงจรรางคู่ที่สังเคราะห์แล้ว งานวิจัยนี้ได้ออกแบบและสร้างไมโครโปรเซสเซอร์แบบอสมวารบนเอฟพีจีเอเบอร์ XCV200Epq240-6 โดยได้ทำการออกแบบแต่ละวงจรย่อยด้วยภาษาวีเอชดีแอล แล้วนำไปสังเคราะห์ และสร้างเป็นโมดูลย่อยก่อน จากนั้นจึงนำทุกโมดูลมารวมกัน และสร้างเป็นไมโครโปรเซสเซอร์บนบนบอร์ดทดสอบวงจร จากการทดลองบนบอร์ดทดสอบ โดยหาค่ารากที่สองของอินพุตซึ่งเป็นค่าของสวิตซ์ และแสดงผลลัพธ์ที่ได้บนตัวแสดงผลแบบ 7-Segment พบว่าไมโครโปรเซสเซอร์แบบอสมวารที่ออกแบบสามารถทำงานได้จริง