วิทยานิพนธ์ (วศ.ม.)--จุฬาลงกรณ์มหาวิทยาลัย, 2548

วิทยานิพนธ์นี้นำเสนอวิธีการทดสอบแบบสแกนสำหรับวงจรอสมวารไปป์ไลน์รหัสรางคู่ ซึ่งใช้วิธีการออกแบบส่วนสแกนด้วยระดับสัญญาณมาประยุกต์ใช้ และได้ออกแบบวิธีการทดสอบแบบสแกนสำหรับวงจรคูณเลขอิงดรรชนีแบบอสมวารที่ใช้อัลกอริธึมการคูณแบบเชื่อมตรงขนาด 16 บิต ซึ่งมี 3 แบบ คือสายโซ่สแกนสายเดียว สายโซ่สแกนหลายสาย และสายโซ่สแกนหลายสายที่มีตัวตรวจจับข้อมูลที่ไม่ใช่รหัส สายโซ่สแกนสายเดียวจะต่อสายโซ่สแกนในแต่ละรีจิสเตอร์สแกนเข้าด้วยกันเป็นสายเดียว โดยมีความยาวของสายโซ่สแกนเป็น 535 บิต และเวลาที่ใช้ในการทดสอบเป็น 128.8 ไมโครวินาที ส่วนสายโซ่สแกนหลายสายและสายโซ่สแกนหลายสายที่มีตัวตรวจจับข้อมูลที่ไม่ใช่รหัส จะแบ่งสายโซ่สแกนออกเป็นหลายสาย ซึ่งตามโครงสร้างของวงจรทดสอบในวิทยานิพนธ์นี้จึงแบ่งสายโซ่สแกนออกเป็น 4 สาย โดยความยาวสูงสุดของสายโซ่สแกนคือ 179 บิต และการควบคุมการทำงานนั้นจะแยกตามสายโซ่สแกน โดยเวลาที่ใช้ในการทดสอบเป็น 43.4 ไมโครวินาที ผลการจำลองการทำงานแสดงให้เห็นว่าวงจรทดสอบที่มีสายโซ่สแกนแบบต่างๆ นั้นสามารถทำงานในโหมดปกติได้อย่างถูกต้อง และสามารถหาความผิดพร่องชนิดคงค่าระดับสัญญาณในจุดเดียวได้ สำหรับสายโซ่สแกนหลายสายที่มีตัวตรวจจับข้อมูลที่ไม่ใช่รหัส สามารถตรวจจับข้อมูลเอาต์พุตที่ไม่ใช่รหัสที่เกิดจากความผิดพร่องชนิดคงค่าระดับสัญญาณได้ โดยไม่ต้องนำข้อมูลออกจากสายโซ่สแกน