วิทยานิพนธ์ (วศ.ม.)--จุฬาลงกรณ์มหาวิทยาลัย, 2549

วิทยานิพนธ์นี้นำเสนอการออกแบบวงจรมัลติเพล็กซ์และดีมัลติเพล็กซ์ที่ความเร็ว 10 กิกะบิตต่อวินาที ตามมาตรฐาน SONET การออกแบบใช้โครงสร้างวงจรแบบ MCML และประมาณค่าด้วยวงจรลำดับที่หนึ่ง โดยคิดตัวเก็บประจุเนื่องจากตัวต้านทาน ส่วนประกอบของวงจรแบ่งย่อยได้เป็น 3 ส่วนคือ วงจรมัลติเพล็กซ์สัญญาณขนาด 2:1, วงจรแลตช์ และวงจรบัฟเฟอร์ ซึ่งเป็นพื้นฐานสำหรับนำไปประกอบเป็นวงจรรวมอันดับสูง และนำไปประยุกต์เป็นส่วนประกอบให้กับวงจรรับส่งทางแสงได้ การออกแบบในวิทยานิพนธ์นี้ออกแบบด้วยกระบวนการผลิต TSMC 0.18 ไมโครเมตร ซึ่งไม่ได้ผลิตจริง โดยมีพื้นที่ผังวงจรรวมที่ไม่รวมแพดทดสอบ ประมาณ 0.0117 ตารางมิลลิเมตร วงจรทำงานที่แรงดันไฟเลี้ยง 1.8 โวลต์, ช่วงแกว่งแรงดันสัญญาณเข้าสามารถใช้ได้ตั้งแต่ 0.36 – 0.50 โวลต์ ให้ช่วงแกว่งแรงดันสัญญาณออกประมาณ 0.4 โวลต์ และประสิทธิภาพวงจรมัลติเพล็กซ์สัญญาณความถี่สูงขนาด 4:1 แบบปรับปรุง มีดวงตาเปิดประมาณ 0.372 โวลต์, เกิดการพร่าไหวของสัญญาณเท่ากับ 3 พิโกวินาที มีเวลาขาขึ้นและลงเท่ากับ 68.3 พิโกวินาที, ค่าหน่วงเวลาการแพร่กระจายเท่ากับ 26.7 พิโกวินาที และกินกำลังเฉลี่ยประมาณ 15.37 มิลลิวัตต์ สำหรับวงจรดีมัลติเพล็กซ์สัญญาณความถี่สูงขนาด 1:4 มีเวลาขาขึ้นและลงเท่ากับ 66.2 พิโกวินาที, ค่าหน่วงเวลาการแพร่กระจายเท่ากับ 68.0 พิโกวินาที และกินกำลังเฉลี่ยประมาณ 34.80 มิลลิวัตต์