| ชื่อเรื่อง | : | เรียนรู้ภาษา Verilog เพื่อการออกแบบไมโครคอนโทรลเลอร์อย่างง่าย ตอนที่ 1 |
| นักวิจัย | : | ยุทธนา เจวจินดา , นิรันดร์ นิเวศน์ไชยยันตร์ , จันทิรา เจือกโว้น , Yutana Jewajinda , Nirun Niwejchaiyan |
| คำค้น | : | Flipflop , Microcontroller , Verilog , ฟลิปฟลอป , วงจรรวม , ศูนย์เทคโนโลยีอิเล็กทรอนิกส์และคอมพิวเตอร์แห่งชาติ , เวอร์ริล็อก (ภาษาบรรยายการทำงานของฮาร์ดแวร์) , ไมโครคอนโทรลเลอร์ |
| หน่วยงาน | : | สำนักงานพัฒนาวิทยาศาสตร์และเทคโนโลยีแห่งชาติ |
| ผู้ร่วมงาน | : | - |
| ปีพิมพ์ | : | 2547 |
| อ้างอิง | : | http://www.nstda.or.th/thairesearch/node/13846 |
| ที่มา | : | - |
| ความเชี่ยวชาญ | : | - |
| ความสัมพันธ์ | : | - |
| ขอบเขตของเนื้อหา | : | - |
| บทคัดย่อ/คำอธิบาย | : | ในบทความนี้ เราจะเริ่มด้วยการแนะนำภาษา Verilog HDL และกระบวนการสำคัญในการออกแบบวงจรรวมและ FPGA ที่เราเรียกกันว่า การออกแบบในระดับ Register Transfer Level (RTL) |
| บรรณานุกรม | : |
ยุทธนา เจวจินดา , นิรันดร์ นิเวศน์ไชยยันตร์ , จันทิรา เจือกโว้น , Yutana Jewajinda , Nirun Niwejchaiyan . (2547). เรียนรู้ภาษา Verilog เพื่อการออกแบบไมโครคอนโทรลเลอร์อย่างง่าย ตอนที่ 1.
ปทุมธานี : สำนักงานพัฒนาวิทยาศาสตร์และเทคโนโลยีแห่งชาติ. ยุทธนา เจวจินดา , นิรันดร์ นิเวศน์ไชยยันตร์ , จันทิรา เจือกโว้น , Yutana Jewajinda , Nirun Niwejchaiyan . 2547. "เรียนรู้ภาษา Verilog เพื่อการออกแบบไมโครคอนโทรลเลอร์อย่างง่าย ตอนที่ 1".
ปทุมธานี : สำนักงานพัฒนาวิทยาศาสตร์และเทคโนโลยีแห่งชาติ. ยุทธนา เจวจินดา , นิรันดร์ นิเวศน์ไชยยันตร์ , จันทิรา เจือกโว้น , Yutana Jewajinda , Nirun Niwejchaiyan . "เรียนรู้ภาษา Verilog เพื่อการออกแบบไมโครคอนโทรลเลอร์อย่างง่าย ตอนที่ 1."
ปทุมธานี : สำนักงานพัฒนาวิทยาศาสตร์และเทคโนโลยีแห่งชาติ, 2547. Print. ยุทธนา เจวจินดา , นิรันดร์ นิเวศน์ไชยยันตร์ , จันทิรา เจือกโว้น , Yutana Jewajinda , Nirun Niwejchaiyan . เรียนรู้ภาษา Verilog เพื่อการออกแบบไมโครคอนโทรลเลอร์อย่างง่าย ตอนที่ 1. ปทุมธานี : สำนักงานพัฒนาวิทยาศาสตร์และเทคโนโลยีแห่งชาติ; 2547.
|
ridm@nrct.go.th ระบบคลังข้อมูลงานวิจัยไทย รายการโปรดที่คุณเลือกไว้
