| ชื่อเรื่อง | : | USB Layout Design |
| นักวิจัย | : | จันทิรา เจือกโว้น , ยุทธนา เจวจินดา , อภิรดี ยอดเทียน |
| คำค้น | : | clock tree , Design-kits , floorplan , macro blocks , USB controller , verification , ศูนย์เทคโนโลยีอิเล็กทรอนิกส์และคอมพิวเตอร์แห่งชาติ |
| หน่วยงาน | : | สำนักงานพัฒนาวิทยาศาสตร์และเทคโนโลยีแห่งชาติ |
| ผู้ร่วมงาน | : | - |
| ปีพิมพ์ | : | 2546 |
| อ้างอิง | : | http://www.nstda.or.th/thairesearch/node/9637 |
| ที่มา | : | - |
| ความเชี่ยวชาญ | : | - |
| ความสัมพันธ์ | : | - |
| ขอบเขตของเนื้อหา | : | - |
| บทคัดย่อ/คำอธิบาย | : | USB chip is co-operation design project of Design Gateway Co., Ltd., Silicon Craft Co., Ltd. and TIDI. This report describe process of designing the USB layout and coding of LEFs, TLFs that created for using with the USB layout. |
| บรรณานุกรม | : |
จันทิรา เจือกโว้น , ยุทธนา เจวจินดา , อภิรดี ยอดเทียน . (2546). USB Layout Design.
ปทุมธานี : สำนักงานพัฒนาวิทยาศาสตร์และเทคโนโลยีแห่งชาติ. จันทิรา เจือกโว้น , ยุทธนา เจวจินดา , อภิรดี ยอดเทียน . 2546. "USB Layout Design".
ปทุมธานี : สำนักงานพัฒนาวิทยาศาสตร์และเทคโนโลยีแห่งชาติ. จันทิรา เจือกโว้น , ยุทธนา เจวจินดา , อภิรดี ยอดเทียน . "USB Layout Design."
ปทุมธานี : สำนักงานพัฒนาวิทยาศาสตร์และเทคโนโลยีแห่งชาติ, 2546. Print. จันทิรา เจือกโว้น , ยุทธนา เจวจินดา , อภิรดี ยอดเทียน . USB Layout Design. ปทุมธานี : สำนักงานพัฒนาวิทยาศาสตร์และเทคโนโลยีแห่งชาติ; 2546.
|
ridm@nrct.go.th ระบบคลังข้อมูลงานวิจัยไทย รายการโปรดที่คุณเลือกไว้
