| ชื่อเรื่อง | : | A reconfigurable FPGA implementation of an LDPC decoder for unstructured codes |
| นักวิจัย | : | Hosseini, S. M. Ehsan , Chan, Kheong Sann , Goh, Wang Ling |
| คำค้น | : | DRNTU::Engineering::Electrical and electronic engineering::Electronic systems |
| หน่วยงาน | : | Nanyang Technological University, Singapore |
| ผู้ร่วมงาน | : | - |
| ปีพิมพ์ | : | 2551 |
| อ้างอิง | : | Hosseini, S. M. E., Chan, K. S., & Goh, W. L. (2008). A reconfigurable FPGA implementation of an LDPC decoder for unstructured codes. 2nd International Conference on Signals, Circuits and Systems: Hammamet,Tunisia, (pp.1-6). , http://hdl.handle.net/10220/6373 , http://dx.doi.org/10.1109/ICSCS.2008.4746952 |
| ที่มา | : | - |
| ความเชี่ยวชาญ | : | - |
| ความสัมพันธ์ | : | - |
| ขอบเขตของเนื้อหา | : | - |
| บทคัดย่อ/คำอธิบาย | : | This paper describes the implementation of a general and embedded decoder for the evaluation of unstructured low-density parity-check (LDPC) codes over additive-white Gaussian noise (AWGN) channels. The decoder, which has a serial architecture and moderate throughput, is a peripheral connected to the embedded PowerPC processor of a Xilinx Virtex-II Pro FPGA and is managed by the processor. This method of Hardware/ Software implementation provides the maximum flexibility for the development and rapid prototyping of the hardware-based simulator system. The decoding algorithm proposed in this paper belongs to the class of min-sum with correction factor in which the correction factor updates with the log-likelihood ratio (LLR) values. |
| บรรณานุกรม | : |
Hosseini, S. M. Ehsan , Chan, Kheong Sann , Goh, Wang Ling . (2551). A reconfigurable FPGA implementation of an LDPC decoder for unstructured codes.
กรุงเทพมหานคร : Nanyang Technological University, Singapore. Hosseini, S. M. Ehsan , Chan, Kheong Sann , Goh, Wang Ling . 2551. "A reconfigurable FPGA implementation of an LDPC decoder for unstructured codes".
กรุงเทพมหานคร : Nanyang Technological University, Singapore. Hosseini, S. M. Ehsan , Chan, Kheong Sann , Goh, Wang Ling . "A reconfigurable FPGA implementation of an LDPC decoder for unstructured codes."
กรุงเทพมหานคร : Nanyang Technological University, Singapore, 2551. Print. Hosseini, S. M. Ehsan , Chan, Kheong Sann , Goh, Wang Ling . A reconfigurable FPGA implementation of an LDPC decoder for unstructured codes. กรุงเทพมหานคร : Nanyang Technological University, Singapore; 2551.
|
ridm@nrct.go.th ระบบคลังข้อมูลงานวิจัยไทย รายการโปรดที่คุณเลือกไว้
