การออกแบบไมโครโพรเซสเซอร์แบบอสมวารนั้นมีความยุ่งยากและซับซ้อนกว่าไมโครโพรเซสเซอร์แบบสมวารพอสมควร ยิ่งการออกแบบให้มีสมรรถนะที่ดีด้วยนั้นเป็นสิ่งที่ต้องสิ้นเปลืองเวลาในการคิดออกแบบมากทีเดียว จึงได้มีงานวิจัยมากมายพยายามเสนอทางเลือกที่สามารถนำมาใช้ในการออกแบบวงจรอสมวาร งานวิจัยชิ้นนี้มีจุดมุ่งหมายเพื่อสร้างต้นแบบของการออกแบบไมโครโพรเซสเซอร์แบบอสมวารให้สามารถนำไปใช้ในการวิจัยต่อไปได้โดยได้มีการออกแบบทั้งโมเดลที่ไม่ไวต่อความหน่วงชนิดเสมือนและชนิดปรับมาตราส่วนได้เพื่อการเปรียบเทียบสมรรถนะและความสิ้นเปลืองในการออกแบบด้วยโมเดลทั้งสอง ไมโครโพรเซสเซอร์ตัวนี้ได้ถูกออกแบบในระดับเกตเป็นส่วนใหญ่ และใช้ภาษา Verilogในการจำลองแบบการทำงาน โดยมีการกำหนดค่าความหน่วงเกตเป็นค่าคงที่ค่าหนึ่ง และกำหนดให้ไม่มีค่าความหน่วงในสายสัญญาณเสมือนว่าค่าความหน่วงของสายสัญญาณได้รวมเอาไว้กับค่าความหน่วงเกตแล้ว เมื่อพิจารณาสมรรถนะที่ได้จากโมเดลที่ไม่ไวต่อความหน่วงชนิดปรับมาตราส่วนได้นั้นเปรียบเทียบกับโมเดลที่ไม่ไวต่อความหน่วงชนิดเสมือนแล้ว จากผลการทดลองด้วยโปรแกรมทดสอบจำนวน 10 ชุดพบว่ามีสมรรถนะที่ดีขึ้นถึง 25.17 เปอร์เซ็นต์ และใช้จำนวนเกตที่ลดลงไปถึง 28.61 เปอร์เซ็นต์ ทำให้โมเดลที่ไม่ไวต่อความหน่วงชนิดปรับมาตราส่วนได้กลายเป็นทางเลือกในการออกแบบวงจรอสมวารที่น่าสนใจกว่ามาก