วิทยานิพนธ์นี้ศึกษาระบบการสวิตซ์กลุ่มข้อมูล ที่นำมาใช้ในโครงข่ายสื่อสาร โทรคมนาคมปัจจุบันสำหรับให้กลุ่มข้อมูลที่เข้ามาด้านขาเข้าส่งผ่านไปยังปลายทาง บางครั้งเกิดปัญหาการติดขัดภายในอุปกรณ์สวิตซ์เสนอวิธีการนำทฤษฎีของแถวคอยแบบ M/M/C มาประยุกต์ใช้เป็น เส้นทางผ่านภายในอุปกรณ์สวิตซ์ เพื่อแก้ปัญหาการติดขัดภายในของกลุ่มข้อมูลที่หัวแถวคอยที่ต้องการออกปลายทางเดียวกันให้สา มารถผ่านไปยังปลายทางได้ครั้งละจำนวน C หน่วย ในขณะเวลาเดียวกันโดยใช้วิธีการจัดแบบจำลองเส้นทางสวิตซ์ให้ทำงานแบบเรียงลำดับเข้าก่อนออกก่อน (First in First Out, FIFO) และการทำงานแบบสุ่ม (Random Order ofService, ROS) และยัง ได้ศึกษาเวลาที่ใช้ในการจัดเรียงลำดับกลุ่มข้อมูลที่ปลายทางก่อนส่งไปยังจุดถัดไป แบบจำลองเส้นทางสวิตซ์ที่เสนอในวิทยานิพนธ์นี้ เวลาตอบสนองของระบบสมารถคำนวณได้เมื่อกำหนดให้เส้นทางสวิตซ์มีจำนวน C=3 จ่ายภาระงานให้กับระ บบ 50% และจัดเส้นทางแบบเข้าก่อนออกก่อน เวลารวม (เวลาที่ส่งกลุ่มข้อมูล จากต้นทางไปยังปลายทางบวกกับเวลาการจัดเรียงลำดับกลุ่มข้อมูล) ให้ C=1, เวลารวมที่ระบบใช้จะมากกว่าเวลาที่ระบบใช้เมื่อไม่มีการจัดเรียงลำดับกลุ่มข้อ มูลประมาณ 2.5% ในกรณี C=2,3 เวลารวมที่ระบบใช้จะเท่ากับเวลาที่ระบบใช้ เมื่อไม่มีการจัดเรียงลำดับกลุ่มข้อมูล ส่วนการจัดแบบสุ่ม ให้ C=1 เวลารวมที่ระบบ ใช้มากว่าเวลาที่ระบบใช้เมื่อยังไม่มีการจัดเรียงลำดับกลุ่มข้อมูล ประมาณ 8.5% และ C=2,3 เวลารวมที่ระบบใช้จะมากกว่าเวลาที่ระบบใช้เมื่อไม่มีการจัดเรียงลำ ดับกลุ่มข้อมูลประมาณ 1.1%