วิทยานิพนธ์ (วศ.ม.)--จุฬาลงกรณ์มหาวิทยาลัย, 2539

วิทยานิพนธ์นี้ศึกษาระบบการสวิตช์กลุ่มข้อมูลที่นำมาใช้ในโครงข่ายสื่อสารโทรคมนาคม ปัจจุบันสำหรับให้กลุ่มข้อมูลที่เข้ามาด้านขาเข้าส่งผ่านไปยังปลายทาง บางครั้งยังเกิดปัญหาการติดขัดภายในอุปกรณ์สวิตช์เสนอวิธีการนำทฤษฎีของแถวคอยแบบ M/M/C มาประยุกต์ใช้เป็นเส้นทางผ่านภายในอุปกรณ์สวิตช์ เพื่อแก้ปัญหาการติดขัดภายในของกลุ่มข้อมูลที่หัวแถวคอยที่ต้องการออกปลายทางเดียวกันให้สามารถผ่านไปยังปลายทางได้ครั้งละจำนวน C หน่วยในขณะเวลาเดียวกันโดยใช้วิธีการจัดแบบจำลองเส้นทางสวิตช์ให้ทำงานแบบเรียงลำดับเข้าก่อนออกก่อน (First In First Out, FIFO) และการทำงานแบบสุ่ม (Random Order of Service ROS) และยังได้ศึกษาเวลาที่ใช้ในการจัดเรียงลำดับกลุ่มข้อมูลที่ปลายทางก่อนส่งไปยังจุดถัดไป แบบจำลองเส้นทางสวิตช์ที่เสนอในวิทยานิพนธ์นี้ เวลาตอบสนองของระบบสามารถคำนวณได้เมื่อกำหนดให้เส้นทางสวิตช์มีจำนวน C=3 จ่ายภาระงานให้กับระบบ 50% และจัดเส้นทางแบบเข้าก่อนออกก่อน เวลารวม (เวลาที่ส่งกลุ่มข้อมูลจากต้นทางไปยังปลายทางบวกกับเวลาการจัดเรียงลำดับกลุ่มข้อมูล) ให้ C=1, เวลารวมที่ระบบใช้จะมากกว่าเวลาที่ระบบใช้เมื่อไม่มีการจัดเรียงลำดับกลุ่มข้อมูลประมาณ 2.5% ในกรณี C=2, 3 เวลารวมที่ระบบใช้จะเท่ากับเวลาที่ระบบใช้เมื่อไม่มีการจัดเรียงลำดับกลุ่มข้อมูล ส่วนการจัดแบบสุ่ม ให้ C=1 เวลารวมที่ระบบใช้มากกว่าเวลาที่ระบบใช้เมื่อยังไม่มีการจัดเรียงลำดับกลุ่มข้อมูล ประมาณ 8.5% และ C=2, 3 เวลา รวมที่ระบบใช้จะมากกว่าเวลาที่ระบบใช้เมื่อไม่มีการจัดเรียงลำดับกลุ่มข้อมูลประมาณ 1.1%