รายงานนี้นำเสนอผลงานวิจัยด้านเทคนิคการออกแบบวงจรอนาลอกที่ใช้กำลังงานต่ำสำหรับภาครับส่ง W-CDMA โดยใช้เทคโนโลยี CMOS ขนาด 0.35 ไมโครเมตร โดยได้วิจัยและพัฒนาวงจรส่วนสำคัญต่าง ๆ ในภาครับส่ง W-CDMA แบบ direct conversion ซึ่งเป็นโครงสร้างภาครับส่งที่เหมาะสมที่สุดในการสร้างระบบวงจรรวม (system-on-chip) โดยวงจรส่วนต่าง ๆ ที่ได้วิจัยและพัฒนา ได้แก่ วงจรขยายที่ปรับอัตราขยายได้ (Variable gain amplifier: VGA) วงจรแปลงสัญญาณดิจิตอลเป็นอนาลอก (Digital-to-Analog Converter: DAC) วงจรแปลงสัญญาณอนาลอกเป็นดิจิตอล (Analog-to-digital converter: ADC ) และวงจรสังเคราะห์ความถี่แบบเฟสล็อกลูป (Phase-locked loop frequency synthesizer: PLL-FS) นอกจากนี้ยังได้นำเทคนิคการออกแบบที่ใช้ในวงจร VGA มาประยุกต์เพื่อคิดค้นวงจรใหม่ในการตรวจวัดค่าความต้านทานเปียโซ (piezo-resistive sensor)และแปลงเป็นสัญญาณดิจิตอล This project is concerned with the design and implementation of low power analog integrated circuits for W-CDMA transceiver using a 0.35 um CMOS technology. Several key building block circuits were designed and implemented for the direct-conversion transceiver architecture, which is the most suitable for realising a fully-integrated system on chip. These circuits include a compact variable gain amplifier (VGA), a high-speed I/Q digital-toanalog converter (DAC), a low-voltage pipeline analog-to-digital converter (ADC), a lowvoltage bandpass delta-sigma modulator, and a radio-frequency phase-locked loop frequency synthesizer (PLL-FS). Moreover, the new circuit technique used for the VGA was applied to realise a novel interface circuit for resistive readout of a piezoresistive sensor.