Embedded Parallel Systolic Architecture For Multi-Filtering Techniques Using FPGA.

ridm@nrct.go.th ระบบคลังข้อมูลงานวิจัยไทย รายการโปรดที่คุณเลือกไว้

Embedded Parallel Systolic Architecture For Multi-Filtering Techniques Using FPGA.

หน่วยงาน Universiti Sains Malaysia, Malaysia

รายละเอียด

ชื่อเรื่อง	:	Embedded Parallel Systolic Architecture For Multi-Filtering Techniques Using FPGA.
นักวิจัย	:	H. Salih, Muataz , Arshad, M. R.
คำค้น	:	TK1-9971 Electrical engineering. Electronics. Nuclear engineering
หน่วยงาน	:	Universiti Sains Malaysia, Malaysia
ผู้ร่วมงาน	:	-
ปีพิมพ์	:	2553
อ้างอิง	:	http://eprints.usm.my/21979/1/T380.pdf , H. Salih, Muataz and Arshad, M. R. (2010) Embedded Parallel Systolic Architecture For Multi-Filtering Techniques Using FPGA. In: 2010 2nd International Conference on Electronic Computer Technology (ICECT 2010).
ที่มา	:	-
ความเชี่ยวชาญ	:	-
ความสัมพันธ์	:	http://eprints.usm.my/21979/
ขอบเขตของเนื้อหา	:	-
บทคัดย่อ/คำอธิบาย	:	Computing systems typically suffer from delay in data processing.
บรรณานุกรม	:	APA Chicago MLA Vancouver H. Salih, Muataz , Arshad, M. R. . (2553). Embedded Parallel Systolic Architecture For Multi-Filtering Techniques Using FPGA.. กรุงเทพมหานคร : Universiti Sains Malaysia, Malaysia. H. Salih, Muataz , Arshad, M. R. . 2553. "Embedded Parallel Systolic Architecture For Multi-Filtering Techniques Using FPGA.". กรุงเทพมหานคร : Universiti Sains Malaysia, Malaysia. H. Salih, Muataz , Arshad, M. R. . "Embedded Parallel Systolic Architecture For Multi-Filtering Techniques Using FPGA.." กรุงเทพมหานคร : Universiti Sains Malaysia, Malaysia, 2553. Print. H. Salih, Muataz , Arshad, M. R. . Embedded Parallel Systolic Architecture For Multi-Filtering Techniques Using FPGA.. กรุงเทพมหานคร : Universiti Sains Malaysia, Malaysia; 2553.