วิทยานิพนธ์นี้นำเสนอการออกแบบตัวแปลงแอนะลอกเป็นดิจิทัลแบบไปป์ไลน์ขนาด 10 บิตที่มีอัตราของการแปลงค่า 40 Ms/s ทำงานที่แรงดันแหล่งจ่าย 2.5 โวลต์ โดยใช้เทคนิคการชักตัวอย่างสองเท่า สถาปัตยกรรมของตัวแปลงแอนะลอกเป็นดิจิทัลเป็นแบบไปป์ไลน์ที่มีการแยกชัด 1.5 บิตต่อขั้นตอนที่มีการแก้ไขความผิดพลาดแบบดิจิทัล ออปแอมป์ที่ใช้เป็นแบบสองขั้นตอน โดยขั้นตอนที่หนึ่งเป็นวงจรแคสโคดแบบพับร่วมกับการใช้แอคทีฟโหลดแบบแคสโคดไขว้ที่ทำให้แรงดันโหมดร่วมเสถียร ขั้นตอนที่สองเป็นวงจรขยายแบบซอร์สร่วมทำให้วงจรออปแอมป์มีช่วงแกว่งตัวสัญญาณขาออกกว้าง การออกแบบออปแอมป์ใช้เทคนิคการวางขั้ววงรอบปิด ตัวแปลงแอนะลอกเป็นดิจิทัลย่อยประกอบขึ้นจากตัวเปรียบเทียบพลวัต และเกตดิจิทัลสวิตช์ชนิดมอสถูกขับด้วยวงจรบูตสแตรปเพื่อลดความต้านทานของสวิตช์ และทำให้แรงดันตกคร่อมขั้วของทรานซิสเตอร์คงที่ และมีขนาดไม่ใหญ่จนเกินไป การออกแบบใช้เทคโนโลยีซีมอส0.5 ไมครอนของบริษัทอัลคาเทล การจำลองการทำงานของวงจรรวมทดสอบที่เงื่อนไขการผลิตแบบปรกติ แบบช้า และแบบเร็ว โดยรวมผลกระทบของการไม่เข้าคู่ขนาด 3(+,s) ของตัวเก็บประจุออฟเซตของตัวเปรียบเทียบ ขนาดความจุของตัวเก็บประจุเปลี่ยนจากค่าที่ออกแบบไป (+,ฑ)10%และความผันผวนของอุณภูมิตั้งแต่ 0-70 องศาเซลเซียส ผลการจำลองการทำงานพบว่าความไม่เป็นเชิงเส้นแบบผลต่างน้อยกว่า 0.5 LSB และอัตราส่วนสัญญาณต่อสัญญาณรบกวนและความเพี้ยนเป็นสัญญาณขาเข้าเป็นสัญญาณรูปไซน์ความถี่ 100 kHz และ 15.1 MHz เป็น59.3 dB และ 55.1 dB ตามลำดับ การกินกำลังงานรวมคิดเป็น 34.8 mW