วิทยานิพนธ์นี้นำเสนอการออกแบบตัวแปลงแอนะล็อกเป็นดิจิทัลชนิดเดลต้าซิกม่าที่มีความละเอียด 16 บิต และอัตราการแปลงข้อมูล 1 MS/s ทำงานที่แรงดันแหล่งจ่าย3.3 โวลต์ ด้วยเทคโนโลยีซีมอสขนาด 0.5 ไมโครเมตร โครงสร้างของมอดูเลเตอร์เป็นแบบต่อเรียง 2-1-1 ที่มีตัวควอนไทซ์ 1 บิตในมอดูเลเตอร์สองชั้นแรก และตัวควอนไทซ์3 บิตในชั้นสุดท้าย โดยใช้อัตราการสุ่มเกินที่ 32 เท่า ข้อกำหนดขององค์ประกอบแต่ละส่วนในมอดูเลเตอร์หาโดยการจำลองเชิงพฤติกรรม การออปติไมซ์การกินกำลังงานรวมทำโดยการจัดสรรปริมาณสัญญาณรบกวนเชิงความร้อนให้แก่ตัวอินทิเกรตในแต่ละขั้นตอนอย่างเหมาะสม มอดูเลเตอร์ประกอบด้วยวงจรสำคัญคือ ออปแอมป์ ตัวเปรียบเทียบพลวัตตัวเปรียบเทียบสถิต วงจรสร้างแรงดันอ้างอิง วงจรไบแอส วงจรสร้างสัญญาณนาฬิกาไร้การเหลื่อม และวงจรปั๊มประจุ ออปแอมป์ในตัวอินทิเกรตเป็นแบบสองขั้นตอนโดยมีการชดเชยแบบคาสโคดปรับปรุงซึ่งสามารถเพิ่มแบนวิดท์ในขณะที่การกินกำลังานยังเท่าเดิมตัวควอนไทซ์ 1 บิตสร้างโดยตัวเปรียบเทียบพลวัต และตัวควอนไทซ์ 3 บิตสร้างโดยตัวเปรียบเทียบสถิต พื้นที่วงจรรวมมีขนาด 12.1 ตารางมิลลิเมตร วงจรรวมของมอดูเลเตอร์ต้นแบบที่ได้จาการเจือสารสามารถทำงานได้ที่สัญญาณนาฬิกา 32 MHz โดยมีอัตราส่วนสัญญาณต่อสัญญาณรบกวนสูงสุด 75 dB สำหรับสัญญาณขาเข้าแบบไซน์ความถี่ 100 kHzและเมื่อลดสัญญาณนาฬิกาเป็น 2 MHz อัตราส่วนสัญญาณรบกวนเพิ่มขึ้นเป็น 85 dB ในขณะที่พิสัยพลวัตมีค่า 93 dB หรือคิดเป็น 15 บิต สำหรับสัญญาณขาเข้าแบบไซน์ ความถี่5.5 kHz การกินกำลังงานรวมมีค่า 188 mW