รายงานกล่าวถึงการออกแบบวงจรรวมเข้ารหัสขนาดเล็ก เหมาะสำหรับ RFID ราคาประหยัดที่ต้องการมาตรการรักษาความปลอดภัยระดับปานกลาง โดยใช้ Tiny Encryption Algorithm (TEA) สถาปัตยกรรม 3 แบบถูกออกแบบมาเพื่อทดสอบและเปรียบเทียบกับวงจรมาตรฐานสำหรับ ้hi-end RFID คือ AES ซึ่งพบว่า TEA มีเงื่อนไขเหมาะสมในการใช้งานใน low-cost secure RFID โดย TEA ถูกออกแบบให้เป็น fully synthesizable cores และได้ทำการทดสอบระดับ simulation กับ hard-core layout ที่ใช้ เทคโนโลยี 0.35 µm This report discusses hardware implementation strategies for employing a relatively lightweight Tiny Encryption Algorithm (TEA) in low-cost secure RFID systems. Low-cost RFIDs have stringent requirements, particularly in terms of cost related to silicon area, making conventional encryption unsuitable. Three different architectures implementing the TEA are evaluated are benchmarked with reference designs that are area-optimized AES cores. It is found that using a customized digit-serial architecture, the TEA core meets the low-cost area requirement while consuming significantly less power that the AES equivalences. The core has an equivalent gate number of 3,872 gates. Based on 0.35 µm CMOS technology, the complete layout has an area of 0.211mm2, making it a highly compact core solution