| ชื่อเรื่อง | : | การออกแบบผังภูมิของ RSP-1 |
| นักวิจัย | : | ชำนาญ ปัญญาใส , ยุทธนา เจวจินดา , สุวิชา จิรายุเจริญศักดิ์ , อัมพร โพธิ์ใย |
| คำค้น | : | Sensor processor layout design , ตัวประมวลผล , ผังภูมิวงจรรวม , ศูนย์เทคโนโลยีอิเล็กทรอนิกส์และคอมพิวเตอร์แห่งชาติ |
| หน่วยงาน | : | สำนักงานพัฒนาวิทยาศาสตร์และเทคโนโลยีแห่งชาติ |
| ผู้ร่วมงาน | : | - |
| ปีพิมพ์ | : | 2550 |
| อ้างอิง | : | http://www.nstda.or.th/thairesearch/node/10660 |
| ที่มา | : | - |
| ความเชี่ยวชาญ | : | - |
| ความสัมพันธ์ | : | - |
| ขอบเขตของเนื้อหา | : | - |
| บทคัดย่อ/คำอธิบาย | : | รายงานนี้กล่าวถึงการออกแบบผังภูมิวงจรรวมของตัวประมวลผล RSP-1 ผังภูมิถูกออกแบบโดยใช้เทคโนโลยี 0.35 micron CMOS และมีชั้นโลหะ 4 ชั้น ผลการจำลองการทำงานหลังจากการทำผังภูมิ ที่ ระดับแรงดัน 3.3V ยืนยันว่าตัวประมวลผลทำงานได้ การออกแบบระเบียบวิธีสำการออกแบบวงจรรวม ASIC เป็นปกติ และมีการอธิบายกระบวนการออกแบบผังภูมิ This report presents the layout design of the RSP-1, a RISC Sensor Processor. The layout was designed in .35 CMOS process operating voltage of 3.3V. The post-layout simulation results show that the chip operates normally at 50 Mhz. The layout design of RSP-1 was carried on using a typical ASIC design methodology. The architecture design and chip implementation methodology are presented. Finally, the layout design of RSP-1 is illustrated. |
| บรรณานุกรม | : |
ชำนาญ ปัญญาใส , ยุทธนา เจวจินดา , สุวิชา จิรายุเจริญศักดิ์ , อัมพร โพธิ์ใย . (2550). การออกแบบผังภูมิของ RSP-1.
ปทุมธานี : สำนักงานพัฒนาวิทยาศาสตร์และเทคโนโลยีแห่งชาติ. ชำนาญ ปัญญาใส , ยุทธนา เจวจินดา , สุวิชา จิรายุเจริญศักดิ์ , อัมพร โพธิ์ใย . 2550. "การออกแบบผังภูมิของ RSP-1".
ปทุมธานี : สำนักงานพัฒนาวิทยาศาสตร์และเทคโนโลยีแห่งชาติ. ชำนาญ ปัญญาใส , ยุทธนา เจวจินดา , สุวิชา จิรายุเจริญศักดิ์ , อัมพร โพธิ์ใย . "การออกแบบผังภูมิของ RSP-1."
ปทุมธานี : สำนักงานพัฒนาวิทยาศาสตร์และเทคโนโลยีแห่งชาติ, 2550. Print. ชำนาญ ปัญญาใส , ยุทธนา เจวจินดา , สุวิชา จิรายุเจริญศักดิ์ , อัมพร โพธิ์ใย . การออกแบบผังภูมิของ RSP-1. ปทุมธานี : สำนักงานพัฒนาวิทยาศาสตร์และเทคโนโลยีแห่งชาติ; 2550.
|
