CMOS building blocks for 10Gb/s clock data recovery circuit.

ridm@nrct.go.th ระบบคลังข้อมูลงานวิจัยไทย รายการโปรดที่คุณเลือกไว้

CMOS building blocks for 10Gb/s clock data recovery circuit.

หน่วยงาน Nanyang Technological University, Singapore

รายละเอียด

ชื่อเรื่อง	:	CMOS building blocks for 10Gb/s clock data recovery circuit.
นักวิจัย	:	Liu, Haiqi.
คำค้น	:	-
หน่วยงาน	:	Nanyang Technological University, Singapore
ผู้ร่วมงาน	:	-
ปีพิมพ์	:	2550
อ้างอิง	:	Liu, H. (2007). CMOS building blocks for 10Gb/s clock data recovery circuit. Doctoral thesis, Nanyang Technological University, Singapore. , http://hdl.handle.net/10356/39032
ที่มา	:	-
ความเชี่ยวชาญ	:	-
ความสัมพันธ์	:	-
ขอบเขตของเนื้อหา	:	-
บทคัดย่อ/คำอธิบาย	:	The design of a clock data recovery (CDR) circuit is the most challenging part of building a high-speed optical transceiver because of the complexity of this block. In this dissertation, the design of a half-rate high speed CDR is described, following a top-down design procedure. VHDL-AMS, which is the acronym of the VHDL (VHSIC Hardware Description Language) for Analog and Mixed-Signal, is used to implement the behavioral model of the whole system in the early and mid-stage of the design process. 157 p.
บรรณานุกรม	:	APA Chicago MLA Vancouver Liu, Haiqi. . (2550). CMOS building blocks for 10Gb/s clock data recovery circuit.. กรุงเทพมหานคร : Nanyang Technological University, Singapore. Liu, Haiqi. . 2550. "CMOS building blocks for 10Gb/s clock data recovery circuit.". กรุงเทพมหานคร : Nanyang Technological University, Singapore. Liu, Haiqi. . "CMOS building blocks for 10Gb/s clock data recovery circuit.." กรุงเทพมหานคร : Nanyang Technological University, Singapore, 2550. Print. Liu, Haiqi. . CMOS building blocks for 10Gb/s clock data recovery circuit.. กรุงเทพมหานคร : Nanyang Technological University, Singapore; 2550.

งานวิจัยเพิ่มเติม (เจ้าของผลงาน)

ไม่พบข้อมูลงานวิจัยเพิ่มเติม (เจ้าของผลงาน)

จำนวนผู้ดูรายละเอียด