| ชื่อเรื่อง | : | 0.6mW 6.3 GHz 40nm CMOS divide-by-2/3 prescaler using heterodyne phase-locking technique |
| นักวิจัย | : | Yu, Xiao Peng , Lu, Zhenghao , Lim, Wei Meng , Yeo, Kiat Seng |
| คำค้น | : | DRNTU::Engineering::Electrical and electronic engineering. |
| หน่วยงาน | : | Nanyang Technological University, Singapore |
| ผู้ร่วมงาน | : | - |
| ปีพิมพ์ | : | 2556 |
| อ้างอิง | : | Yu, X. P., Lu, Z.H., Lim, W.M., & Yeo, K.S. (2013). 0.6mW 6.3 GHz 40nm CMOS divide-by-2/3 prescaler using heterodyne phase-locking technique. Electronics letters, 49(7), 471-472. , 0013-5194 , http://hdl.handle.net/10220/16515 , http://dx.doi.org/10.1049/el.2013.0584 |
| ที่มา | : | - |
| ความเชี่ยวชาญ | : | - |
| ความสัมพันธ์ | : | Electronics Letters |
| ขอบเขตของเนื้อหา | : | - |
| บทคัดย่อ/คำอธิบาย | : | A dual-modulus prescaler based on the heterodyne phase-locking technique is presented. Different to the conventional LC tank based phase-locked loop, by directly locking at two injection-locked ring oscillators simultaneously, a dual-modulus operation is achieved while a wide-range operating, significantly reduced settling time and low power consumption are achieved. Implemented in a standard 40nm CMOS process, the proposed divide-by-2 and 3 dual-modulus prescaler achieves an operating frequency of 6.3GHz with a measured power consumption of 0.6mW from a 1.1V supply. |
| บรรณานุกรม | : |
Yu, Xiao Peng , Lu, Zhenghao , Lim, Wei Meng , Yeo, Kiat Seng . (2556). 0.6mW 6.3 GHz 40nm CMOS divide-by-2/3 prescaler using heterodyne phase-locking technique.
กรุงเทพมหานคร : Nanyang Technological University, Singapore. Yu, Xiao Peng , Lu, Zhenghao , Lim, Wei Meng , Yeo, Kiat Seng . 2556. "0.6mW 6.3 GHz 40nm CMOS divide-by-2/3 prescaler using heterodyne phase-locking technique".
กรุงเทพมหานคร : Nanyang Technological University, Singapore. Yu, Xiao Peng , Lu, Zhenghao , Lim, Wei Meng , Yeo, Kiat Seng . "0.6mW 6.3 GHz 40nm CMOS divide-by-2/3 prescaler using heterodyne phase-locking technique."
กรุงเทพมหานคร : Nanyang Technological University, Singapore, 2556. Print. Yu, Xiao Peng , Lu, Zhenghao , Lim, Wei Meng , Yeo, Kiat Seng . 0.6mW 6.3 GHz 40nm CMOS divide-by-2/3 prescaler using heterodyne phase-locking technique. กรุงเทพมหานคร : Nanyang Technological University, Singapore; 2556.
|
ridm@nrct.go.th ระบบคลังข้อมูลงานวิจัยไทย รายการโปรดที่คุณเลือกไว้
