วิทยานิพนธ์นี้นำเสนอการออกแบบวงจรกรองผ่านต่ำแบบต่อเนื่องทางเวลาในเทคโนโลยี0.7 (+,m)m CMOS สำหรับสัญญาณวิดีโอระบบ PAL ที่ถูกสุ่มด้วยความถี่ 13.5MHZ วงจรกรองนี้ทำหน้าที่ป้องกันการซ้อนทับของสัญญาณ (Anti-aliasing) เนื่องจากการสุ่มตัวอย่างสัญญาณของตัวแปลงสัญญาณแอนะล็อกเป็นดิจิทัล และสามารถปรับเปลี่ยนเป็นวงจรกรองสร้างสัญญาณกลับ (Reconstruction) สำหรับกรองสัญญาณที่ออกจากตัวแปลงสัญญาณดิจิทัลเป็นแอนะล็อก วงจรกรองนี้ประกอบด้วย วงจรกรองผ่านต่ำชนิดเอลลิปติกอันดับ 5 วงจรปรับเฟส(Equalizer) อันดับ 3 วงจรชดเชยสัญญาณความถี่สูงที่หายไปเนื่องจากการแปลงสัญญาณดิจิทัลกลับเป็นสัญญาณแอนะล็อก (sin(x)/x correction) รวมไปถึงวงจรรับสัญญาณขาเข้าและวงจรขยายสัญญาณขาออก วงจรกรองที่ใช้มีโครงสร้างแบบทรานส์คอนดักเตอร์-ตัวเก็บประจุ(Gm-C) วงจรทรานส์คอนดักเตอร์เป็นแบบใหม่ซึ่งมีผลตอบสนองทางความถี่และความเป็นเชิงเส้นสูง คุณสมบัติของวงจรกรองถูกกำหนดตามมาตรฐาน CCIR601 ซึ่งบังคับถึงการกระเพื่อมในแถบผ่าน การลดทอนในแถบหยุด อัตราส่วนสัญญาณต่อสัญญาณรบกวน การประวิงกลุ่ม(group delay) ความแปรปรวนของความถี่หักมุม differential gain (DG) และdifferential phase (DP) ผลการจำลองการทำงานซึ่งรวมถึงความแปรปรวนของกระบวนการผลิตและอุณหภูมิแสดงให้เห็นว่าวงจรกรองนี้ผ่านมาตรฐาน CCIR 601 ระดับ desktopยกเว้นค่า DP ที่สูงกว่ามาตรฐานเล็กน้อยในกรณีกระบวนการผลิตแบบช้า วงจรทั้งหมดถูกนำมาวางผัง (layout) แล้วนำมาจำลองการทำงานอีกครั้งโดยรวมผลของปรสิต (parasitics)ที่เกิดจากการวางผังวงจรเพื่อตรวจสอบการทำงานทั้งหมด วงจรกรองนี้ใช้พลังงาน310mW จากไฟเลี้ยง 5 โวลต์