วิทยานิพนธ์ (วศ.ม.)--จุฬาลงกรณ์มหาวิทยาลัย, 2558

วิทยานิพนธ์ฉบับนี้เสนอการควบคุมดุลยภาพโหลดรูปแบบใหม่ของวงจรแปลงผันเต็มบริดจ์แบบเลื่อนเฟสที่ทำงานแบบคู่ขนาน 2 วงจร ที่อาศัยค่ายอดของกระแสด้านเข้าแทนการอาศัยค่ากระแสด้านออกในแบบวิธีดั้งเดิม ในวงจรจะไม่ใช้จุดตรวจจับกระแสด้านออกและจะใช้เพียงจุดตรวจจับกระแสด้านเข้า มีจุดมุ่งหมายเพื่อการลดจำนวนอุปกรณ์และขนาดของวงจร วัตถุประสงค์ของวิทยานิพนธ์คือ การพัฒนาวงรอบควบคุมของวงจรแปลงผันกำลังแบบคู่ขนานให้มีความสามารถในการควบคุมดุลยภาพของกระแสโหลดด้วยการใช้เพียงข้อมูลกระแสด้านเข้า ระบบควบคุมที่นำเสนอเป็นระบบควบคุมแบบดิจิตอลโดยการประยุกต์ใช้ตัวประมวลผลสัญญาณดิจิตอล การออกแบบตัวควบคุมใช้วิธีการออกแบบด้วยผลตอบสนองเชิงความถี่โดยแผนภาพโบเด ค่ายอดของกระแสด้านเข้าจะถูกนำมาเป็นข้อมูลติดต่อในบัสแบ่งโหลด กรรมวิธีในการตรวจวัดค่ายอดของกระแสด้านเข้าอาศัยการนับเวลาของตัวสร้างสัญญาณ pwm ขับเกตที่อยู่ภายในตัวประมวลผลสัญญาณดิจิตอลและความสัมพันธ์ในการเกิดของสัญญาณ pwm ขับเกตและกระแสด้านเข้า การวิจัยได้ทดลองกับวงจรภาคกำลังขนาด 600 W (12 Vdc / 50 Adc) ทำงานด้วยความถี่การสวิตช์ 90 kHz จากแรงดันด้านเข้า 400 Vdc โดยโหลดเป็นความต้านทานบริสุทธิ์ (pure resistive load) ผลการทดลองให้ค่าความเที่ยงตรงในการแบ่งกระแสด้านออกน้อยกว่า 6% ของกระแสโหลดที่ทำการทดสอบด้วยปริมาณ 5 ถึง 50 Adc