| ชื่อเรื่อง | : | A high-speed, low-power interleaved trace-back memory for Viterbi Decoder |
| นักวิจัย | : | พศิน อิศรเสนา ณ อยุธยา |
| คำค้น | : | - |
| หน่วยงาน | : | ฐานข้อมูลโครงสร้างพื้นฐานภาครัฐด้านวิทยาศาสตร์และเทคโนโลยี กระทรวงวิทยาศาสตร์และเทคโนโลยี |
| ผู้ร่วมงาน | : | - |
| ปีพิมพ์ | : | - |
| อ้างอิง | : | - |
| ที่มา | : | - |
| ความเชี่ยวชาญ | : | - |
| ความสัมพันธ์ | : | - |
| ขอบเขตของเนื้อหา | : | - |
| บทคัดย่อ/คำอธิบาย | : | - |
| บรรณานุกรม | : |
พศิน อิศรเสนา ณ อยุธยา . (). A high-speed, low-power interleaved trace-back memory for Viterbi Decoder.
กรุงเทพมหานคร : ฐานข้อมูลโครงสร้างพื้นฐานภาครัฐด้านวิทยาศาสตร์และเทคโนโลยี กระทรวงวิทยาศาสตร์และเทคโนโลยี. พศิน อิศรเสนา ณ อยุธยา . . "A high-speed, low-power interleaved trace-back memory for Viterbi Decoder".
กรุงเทพมหานคร : ฐานข้อมูลโครงสร้างพื้นฐานภาครัฐด้านวิทยาศาสตร์และเทคโนโลยี กระทรวงวิทยาศาสตร์และเทคโนโลยี. พศิน อิศรเสนา ณ อยุธยา . "A high-speed, low-power interleaved trace-back memory for Viterbi Decoder."
กรุงเทพมหานคร : ฐานข้อมูลโครงสร้างพื้นฐานภาครัฐด้านวิทยาศาสตร์และเทคโนโลยี กระทรวงวิทยาศาสตร์และเทคโนโลยี, . Print. พศิน อิศรเสนา ณ อยุธยา . A high-speed, low-power interleaved trace-back memory for Viterbi Decoder. กรุงเทพมหานคร : ฐานข้อมูลโครงสร้างพื้นฐานภาครัฐด้านวิทยาศาสตร์และเทคโนโลยี กระทรวงวิทยาศาสตร์และเทคโนโลยี; .
|
ridm@nrct.go.th ระบบคลังข้อมูลงานวิจัยไทย รายการโปรดที่คุณเลือกไว้
