จุดประสงค์หลักของโครงการวิจัยนี้เป็นการพัฒนาออกแบบวงจรตรวจวัดค่าแอมพลิจูดสำหรับสัญญาณรูปไซน์แบบแปรค่าความถี่ของสัญญาณอินพุตได้
2 ลักษณะคือแบบที่ให้เอาต์พุตเป็นสัญญาณดิจิทัลและแบบที่ให้เอาต์พุตเป็นสัญญาณแอนะลอก
นอกจากนี้ยังเป็นการเพิ่มพูนประสบการวิจัยให้กับผู้ช่วยนักวิจัยในโครงการซึ่งเป็นนักศึกษาระดับบัณฑิตศึกษา
คณะวิทยาศาสตร์ มหาวิทยาลัยนเรศวร ผลการดำเนินงานคณะผู้วิจัยได้ร่วมกันพัฒนาออกแบบวงจรตรวจวัดค่าแอมพลิจูดสำหรับสัญญาณรูปไซน์ขึ้นทั้งหมด
3 วงจร โดยแต่ละวงจรจะให้สัญญาณเอาต์พุตที่แปรผันตรงกับค่าแอมพลิจูดของสัญญาณอินพุตซึ่งเป็นสัญญาณแบบแอนะลอก
นอกจากนี้ยังได้พัฒนาออกแบบวงจรที่เกี่ยวข้องกับงานหลักอีก 2 วงจร คือวงจรเชื่อมต่อสำหรับการตรวจวัดค่าแอมพลิจูดของสัญญาณรูปไซน์
และวงจรดีมอดูเลเตอร์สำหรับตัวแปลงสัญญาณรีโซลเวอร์ จากผลการทดสอบคุณสมบัติการทำงานเป็นการยืนยันว่าแต่ละวงจรที่ได้พัฒนาออกแบบขึ้นสามารถทำงานได้อย่างสอดคล้องกับหลักการที่นำเสนอ

The main objective
of this research is to propose the design of the digital-output and
analog-output amplitude detector for variable frequency sinusoidal signals.
Moreover, this work is used to enhance experience for, researcher-assistant of
project, graduate students of faculty of science, Neresuan University. Three
implementation circuits are proposed. All circuits can produce the output
signal proportionally to the amplitude of the analog input signals. In
addition, two related circuits, an interface circuit for measuring amplitude of
sinusoidal signals and an amplitude detector-based demodulator for resolver
converter, are implemented. Experimental results verifying
the performances of each proposed circuit are in agreement with the expected
values.