| ชื่อเรื่อง | : | การออกแบบวงจรดิจิตอลเฟสล็อกลูปโดยใช้วิธีเลือกเฟส |
| นักวิจัย | : | พศิน อิศรเสนา ณ อยุธยา , มานพ ธรรมศิริอนันต์ |
| คำค้น | : | DPLL , FPGA , Phase selection , ดิจิตอลเฟสลล็อกลูป , ศูนย์เทคโนโลยีอิเล็กทรอนิกส์และคอมพิวเตอร์แห่งชาติ |
| หน่วยงาน | : | สำนักงานพัฒนาวิทยาศาสตร์และเทคโนโลยีแห่งชาติ |
| ผู้ร่วมงาน | : | - |
| ปีพิมพ์ | : | 2545 |
| อ้างอิง | : | http://www.nstda.or.th/thairesearch/node/11185 |
| ที่มา | : | - |
| ความเชี่ยวชาญ | : | - |
| ความสัมพันธ์ | : | - |
| ขอบเขตของเนื้อหา | : | - |
| บทคัดย่อ/คำอธิบาย | : | รายงานการออกแบบและทดสอบวงจรดิจิตอลเฟสล็อกลูปโดยใช้วิธีเลือกเฟส เพื่อเป็นพื้นฐานสำหรับ mixed-signal product ของ TIDI วงจรถุกออแบบโดย Verilog HDL และ ทดสอบ บน Xilinx-4010E FPGA ชิป This report describes the design and implementation of a digital phase-locked loop (DPLL) using phase selection technique. The structure is currently being evaluated by TIDI as a design that potentially could form a basis for one of the targeted pilot projects on mixed-signal products. The design was developed as a fully-synthesizable verilog HDL code, successfully implemented and tested on a Xilinx-4010E FPGA chip. |
| บรรณานุกรม | : |
พศิน อิศรเสนา ณ อยุธยา , มานพ ธรรมศิริอนันต์ . (2545). การออกแบบวงจรดิจิตอลเฟสล็อกลูปโดยใช้วิธีเลือกเฟส.
ปทุมธานี : สำนักงานพัฒนาวิทยาศาสตร์และเทคโนโลยีแห่งชาติ. พศิน อิศรเสนา ณ อยุธยา , มานพ ธรรมศิริอนันต์ . 2545. "การออกแบบวงจรดิจิตอลเฟสล็อกลูปโดยใช้วิธีเลือกเฟส".
ปทุมธานี : สำนักงานพัฒนาวิทยาศาสตร์และเทคโนโลยีแห่งชาติ. พศิน อิศรเสนา ณ อยุธยา , มานพ ธรรมศิริอนันต์ . "การออกแบบวงจรดิจิตอลเฟสล็อกลูปโดยใช้วิธีเลือกเฟส."
ปทุมธานี : สำนักงานพัฒนาวิทยาศาสตร์และเทคโนโลยีแห่งชาติ, 2545. Print. พศิน อิศรเสนา ณ อยุธยา , มานพ ธรรมศิริอนันต์ . การออกแบบวงจรดิจิตอลเฟสล็อกลูปโดยใช้วิธีเลือกเฟส. ปทุมธานี : สำนักงานพัฒนาวิทยาศาสตร์และเทคโนโลยีแห่งชาติ; 2545.
|
ridm@nrct.go.th ระบบคลังข้อมูลงานวิจัยไทย รายการโปรดที่คุณเลือกไว้
