| ชื่อเรื่อง | : | การทวนสอบรูปนัยในระดับถ่ายโอนเรจิสเตอร์ของหน่วยประมวลผลโดยการตรวจสอบแบบจำลองเชิงสัญลักษณ์ |
| นักวิจัย | : | ประพนธ์ บวรภราดร |
| คำค้น | : | FORMAL VERIFICATION CADENCE SMV , SYMBOLIC MODEL CHECKING PROCESSORVERIFICATION , RTL , REGISTER TRANSFER LEVEL |
| หน่วยงาน | : | ฐานข้อมูลวิทยานิพนธ์ไทย |
| ผู้ร่วมงาน | : | - |
| ปีพิมพ์ | : | 2545 |
| อ้างอิง | : | http://www.thaithesis.org/detail.php?id=1082545000840 |
| ที่มา | : | - |
| ความเชี่ยวชาญ | : | - |
| ความสัมพันธ์ | : | - |
| ขอบเขตของเนื้อหา | : | - |
| บทคัดย่อ/คำอธิบาย | : | ในวิทยานิพนธ์นี้ได้นำเสนอการทวนสอบรูปนัยของหน่วยประมวลผลที่ถูกออกแบบเพื่อใช้ในระบบเว็บเซิร์ฟเวอร์แบบฝังตัว โดยที่การทวนสอบกระทำกับรายละเอียดการออกแบบในระดับถ่ายโอนเรจิสเตอร์ซึ่งเป็นระดับที่สามารถนำไปสังเคราะห์วงจรได้ในการทวนสอบจะทำโดยใช้โปรแกรมคาเดนค์เอสเอมวีซึ่งทำงานโดยใช้เทคนิคการตรวจสอบแบบจำลองเชิงสัญลักษณ์ซึ่งมีปัญหาการเพิ่มอย่างรวดเร็วของสถานะ ในวิทยานิพนธ์จึงนำเสนอวิธีต่าง ๆ ที่ใช้แก้ปัญหาดังกล่าว และในวิทยานิพนธ์นี้ยังได้นำเสนอวิธีทวนสอบแบบลำดับขั้นซึ่งแบ่งการทวนสอบเป็นหลายขั้นตอนโดยแต่ละขั้นตอนจะมีรายละเอียดเพิ่มขึ้นจากขั้นตอนแรกไปจนถึงขั้นตอนสุดท้าย ซึ่งวิธีการนี้ช่วยทำให้การหาสาเหตุของปัญหาทำได้ง่ายขึ้นในกรณีที่เกิดข้อผิดพลาดในวงจรและทำให้สามารถทวนสอบได้เสร็จในเวลาที่สมเหตุผล การทวนสอบได้กระทำกับหน่วยประมวลผลที่ไม่ซับซ้อนและกระบวนการทวนสอบสามารถกระทำได้สำเร็จ |
| บรรณานุกรม | : |
ประพนธ์ บวรภราดร . (2545). การทวนสอบรูปนัยในระดับถ่ายโอนเรจิสเตอร์ของหน่วยประมวลผลโดยการตรวจสอบแบบจำลองเชิงสัญลักษณ์.
กรุงเทพมหานคร : ฐานข้อมูลวิทยานิพนธ์ไทย. ประพนธ์ บวรภราดร . 2545. "การทวนสอบรูปนัยในระดับถ่ายโอนเรจิสเตอร์ของหน่วยประมวลผลโดยการตรวจสอบแบบจำลองเชิงสัญลักษณ์".
กรุงเทพมหานคร : ฐานข้อมูลวิทยานิพนธ์ไทย. ประพนธ์ บวรภราดร . "การทวนสอบรูปนัยในระดับถ่ายโอนเรจิสเตอร์ของหน่วยประมวลผลโดยการตรวจสอบแบบจำลองเชิงสัญลักษณ์."
กรุงเทพมหานคร : ฐานข้อมูลวิทยานิพนธ์ไทย, 2545. Print. ประพนธ์ บวรภราดร . การทวนสอบรูปนัยในระดับถ่ายโอนเรจิสเตอร์ของหน่วยประมวลผลโดยการตรวจสอบแบบจำลองเชิงสัญลักษณ์. กรุงเทพมหานคร : ฐานข้อมูลวิทยานิพนธ์ไทย; 2545.
|
